2nm芯片，要来了

在此之前，我们讨论了很多2nm，当中涵盖了各大厂商的技术布局，个人的时间进度，以及可能潜在的市场颠覆力量。但现在，围绕着2nm，又将跨进了一个新的阶段。因为现在无论是英特尔、台积电还是三星，都公布了他们2nm的最新消息。

而且，关于哪些厂商将会是台积电的首批客户，在市场上也有了很多的新进展。现在，请跟随我们的脚步，去了解一下2nm的最新现状。

台积电2nm，重大突破

据台媒报道，晶圆代工龙头台积电将于今天（3月31日）于高雄楠梓科学园区举行“2纳米扩产典礼”，此计划将见证台积电在先进制程技术上的重大突破，并凸显深耕台湾、扩大投资的决心。

典礼将由台积电共同营运长暨执行副总经理秦永沛主持。法人预估，台积电2纳米制程将于2025年下半年量产，并首次采用纳米片（Nanosheet）晶体管结构。

台积电目前2纳米生产基地已规划竹科宝山与高雄厂区，竹科宝山可扩充四期四个厂，高雄厂区面积则可达五期五个厂以上，并外传南科厂区也可动态升级产线导入2奈米乃至A16等制程，进而因应客户群强劲的需求。

台积电董事长魏哲家之前于法说会上透露，2纳米需求更胜同时期的3纳米。供应链透露，2纳米设计难度更高，因此在尚未量产前，已有众多客户开始与其接洽，包括苹果、AMD、英特尔等客户在内，预计在消费型产品上将陆续导入。

报道指出，台积电针对宝山与高雄厂2纳米订单分配也早有定案，宝山厂首批产能早已被苹果全数包下，主攻苹果使用；高雄厂则用来支援非苹客户群。另外，也传出英特尔也将争取2纳米于今年内投片，现在客户群排队已至2027年以后，等于2纳米尚未量产，就已获得超乎预期的市场需求。

从之前的报道可以看到，台积电2纳米（N2）采用第一代Nanosheet纳米片技术的环绕栅极晶体管（GAAFET）架构；相较N3E，在相同功耗下，速度增加10~15%；而在相同速度下，功耗降低25%~30%，新品啊密度则相对增加15%以上

2纳米搭配NanoFlex技术，透过灵活的元件宽度调节，进行效能、功耗和面积的最大化（PPA）。短单元可节省面积并提高能源效率，高单元则可提升效能，提高客户在设计组合上的灵活性，可提升15%的速度，同时在面积与能源效率间取得最佳平衡。2纳米将如期在2025年下半年进入量产。

台积电在官网中也指出，N2技术采用第一代纳米片（Nanosheet）晶体管技术，提供全制程节点的效能及功耗进步，预计于202年开始量产。

台积电指出，公司主要客户已完成2纳米硅IP设计，并开始进行验证。台积公司并发展低阻值重置导线层、超高效能金属层间电容以持续进行2纳米制程技术效能提升。

台积电重申，公司的N2技术于2025开始量产时，将成为业界在密度和能源效率上最为先进的半导体技术。台积公司N2技术采用领先的纳米片晶体管结构，其效能及功耗效率皆提升一个世代，以满足节能运算日益增加的需求。N2及其衍生技术将因我们持续强化的策略，进一步扩大台积公司的技术领先优势。

之前消息显示，台积电2纳米家族延伸出N2P制程技术，具备更佳的效能及功耗优势，为智能手机和HPC应用提供支持，N2P计划于2026年下半年量产。

英特尔1.8nm，即将量产

在最近向股东提交的年度报告中，英特尔首席执行官陈立武（Lip-Bu Tan）发表了一封信，信中他表示：“今年下半年，我们将推出英特尔18A上的主打产品Panther Lake，进一步增强我们的地位，随后在2026年推出Nova Lake。”

据披露，我们还处于早期英特尔18A外部客户项目的最终设计阶段，预计将在今年年中完成首次向晶圆厂制造的发布。“在重建工艺领导地位的同时，我们还将继续推进未来节点的路线图。”Intel CEO重申。相关消息显示，英特尔首批量产产品包括面向消费端的Panther Lake处理器及2026年发布的服务器芯片Clearwater Forest。

据英特尔CEO所说，英特尔今年晚些时候在亚利桑那州最新的晶圆厂开始大批量生产英特尔18A。

据分析师称，博通和英伟达这两家人工智能芯片巨头正在考虑在其产品中使用英特尔的18A（1.8纳米级）工艺技术。然而，Arcuri声称，与博通相比，英伟达“更接近”采用英特尔作为其第二（或第三？）供应商。AMD也表现出对这种制造工艺的兴趣，尽管其在该节点上的进展尚不清楚。

瑞银分析师Timothy Arcuri更是直言，如果英特尔获得最大的无晶圆厂芯片设计公司之一Nvidia的订单，这将是一次重大胜利，或许也是英特尔代工厂的一个转折点。

在官网中，英特尔表示：“英特尔18A现已准备好用于客户项目，预计将于2025年上半年开始投产。”据介绍，该节点拥有以下几点优势：

• 与Intel 3工艺节点相比，每瓦性能提高15%，芯片密度提高30%；

• 北美制造的最早可用的2纳米以下先进节点，为客户提供有弹性的供应替代方案；

• 业界首创的PowerVia背面供电技术，可将密度和单元利用率提高5%至10%，并降低电阻供电下降，从而使ISO功率性能提高4%，并且与正面功率设计相比，固有电阻（IR）下降大大降低；

• RibbonFET环栅（GAA）晶体管技术，可实现电流的精确控制。RibbonFET可进一步缩小芯片组件体积，同时减少漏电，这对于日益密集的芯片而言是一个关键问题；

• HD MIM电容器可显著降低电感功率下降，增强芯片的稳定运行。此功能对于生成式AI等需要突然且高强度计算能力的现代工作负载至关重要；

• 全面支持行业标准EDA工具和参考流程，从而实现从其他技术节点的平稳过渡。借助EDA合作伙伴提供的参考流程，我们的客户可以先于其他背面电源解决方案开始使用PowerVia进行设计；

• 由35多个行业领先的生态系统合作伙伴组成的强大团队，涵盖EDA、IP、设计服务、云服务以及航空航天和国防领域，有助于确保广泛的客户支持，从而进一步简化采用。

从工艺组合上看，如下图所示，除了18A，英特尔还在准备其性能增强型18A-P制造技术，该技术有望在相同功率下提高性能，或在相同性能下降低功率。分析师认为，这个生产节点可能对希望在最小化功耗的同时最大化性能的外部客户更有吸引力。

三星2nm，艰难中前行

作为最早投入GAA量产的厂商，因为良率原因，三星在先进的3nm GAA工艺中一直艰难前行，这同样体现在其2nm产品上。这也就是为何三星晶圆代工负责人在上任之初就表示——我们将专注于大幅提高2纳米制造工艺良率的原因。

早在去年7月，全三星电子宣布，将向日本领先的人工智能公司Preferred Networks提供采用2纳米代工工艺和先进的2.5D封装技术Interposer-Cube S(I-Cube S)的交钥匙半导体解决方案。

据介绍，通过利用三星领先的代工和先进的封装产品，Preferred Networks旨在开发强大的AI加速器，以满足生成式AI驱动的计算能力不断增长的需求。

三星表示，自从开始量产业界首个采用全栅（GAA）晶体管架构的3nm工艺节点以来，公司成功赢得了2nm工艺的订单，性能和能效得到了进一步提升，从而巩固了其GAA技术领先地位。在三星看来，此次与Preferred Networks的合作，是日本企业在大尺寸异质集成封装技术领域的首战告捷，三星也计划趁此加速其在全球领先先进封装市场的攻势。

日前，有报道指出，随着其在2nm GAA工艺上试产的Exynos 2600已达到30%的良率，三星可能即将开始全面晶圆生产，但这一切都取决于它能否将这些良率扩大到可接受的水平。

报道强调，自从报道三星试制成功率达到30%以来，三星2nm GAA的良率提升了多少还不得而知，但据报道，采用上述技术制造的Exynos 2600原型机将于今年5月投入生产。这一先机将为三星提供必要的喘息空间，以确保其能够缓慢提高良率并实现量产。2nm GAA节点至少需要达到70%的良率才能开始接受其他客户的订单。

天风国际分析师郭明淇此前曾评论说，由于这个数字是在大约三个月前公布的，这可能意味着这些良率将远高于60%，而制造工艺将用于苹果的A20 SoC，该SoC将于2026年下半年在iPhone 18系列中使用。凭借台积电目前的进展，该公司有能力在2025年底前达到每月50，000片晶圆的产量，因此即使三星处于领先地位，其竞争对手也将远远超过它。但是，如前所述，如果2nm GAA良率回升，没有什么能阻止三星重新获得失去的市场份额。

报道透露，高通和苹果可能在2nm芯片上采用三星的工艺，但必须强调的是，这仅仅是猜测。

具体到技术方面，三星表示，通过对SF3P进行了改进，形成了我们现在所说的SF2。这个增强节点采用了各种工艺设计改进，带来了显著的功率、性能和面积（PPA）优势。

展望2026年，三星将推出SF2P，这是SF2的进一步改进，采用了“速度更快”但密度更低的晶体管。2027年，三星将推出SF2Z，增加背面供电，以实现更好、更高质量的供电。特别是，三星瞄准的是电压降（又称IR Drop），这是芯片设计中一直关注的问题。

三星强调，公司已经优化了BSPDN，并首次将其纳入我们今天宣布的SF2Z节点中。

写在最后

在三大巨头在推进2nm之际，日本的Rapidus也更新了公司的2nm进展。

据报道，目前Rapidus正在北海道千岁市建设2nm晶圆工厂，试产产线计划在2025年4月启用，目标是2027年开始量产2nm。

日前，Rapidus宣布，将与Quest Global Services PTE签署合作备忘录。作为Quest Global的新半导体代工合作伙伴，能为客户提供广泛的解决方案。Rapidus指出，Quest Global客户将能够利用Rapidus的2nm全栅极（GAA）制造工艺来开发工程设计和制造解决方案，以支持行业对低功耗人工智能半导体日益增长的需求。据透露，两家公司将共同为无晶圆厂公司提供虚拟集成设备制造商（IDM）模式的变革性硅解决方案。

但毫无疑问，这家新贵，举例前面三个老法师，还有不少的差距。

在2nm到来之际，围绕着下一代的工艺的竞争也已经如火如荼上演。

据台媒引述台积电供应链透露，台积电在1.4nm制程推进获得重大突破，台积电近期已通知供应商备妥1.4nm所需设备，预定今年先进新竹宝山第二厂装设试产线（Mini-line），同时也计划将原订采用2nm制程的宝山晶圆20厂的三厂和四厂，作为1.4nm的生产据点。

三星在此前也透露，1.4nm级节点SF1.4也有望在2027年问世。但有趣的是，它似乎没有背面供电。根据目前的路线图，三星将是唯一一家在其首个1.4nm/14 A级节点中未使用BSPDN的代工厂。

至于Intel将会使用High-NA EUV光刻机生产14A（也就是1.4nm级工艺产品）及其变体英特尔14A-E，则有望将在2027年或之前某个时候推出。据介绍，这个新的制造节点都力求比前一个节点的性能提升15%。

围绕着这些工艺，一场新的技术攻坚战，也正在激烈上演。